PHY-FEC Mixed-Signal-Prozessor für serielle Hochgeschwindigkeitsverbindungen

• Antragsteller: Dr.-Ing. Lukasz Lopacinski
• Fachliche Zuordnung: Hardwaresysteme und -architekturen für die Informationstechnik und die Künstliche Intelligenz, Quantentechnische Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Kommunikationstechnik und -netze, Hochfrequenztechnik und photonische Systeme, Signalverarbeitung und maschinelles Lernen für die Informationstechnik
• Förderung: Förderung seit 2025
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 562441629

Wir beantragen Forschungsarbeiten zur Verbesserung des SNR auf algorithmischer Ebene für PCB-Verbindungen und serielle Hochgeschwindigkeitstransceiver mit einer spektralen Effizienz von über 2 b/s/Hz. Wir wollen Methoden zur Verbesserung des effektiven SNR und der resultierenden BER durch die Einführung Vorwärtsfehlerkorrekturmechanismen (FEC) in der Datenverbindungsschicht (DLL) untersuchen, die direkt in der Hochgeschwindigkeitstransceiver-Hardware realisiert werden können. In diesem Antrag konzentrieren wir uns auf algorithmische Verbesserungen, die direkt in die PHY-Hardware und Protokolle integriert werden können.

• DFG-Verfahren: Sachbeihilfen
• Mitverantwortlich: Professor Dr.-Ing. Milos Krstic