Standardarchitekturen für verläßliche eingebettete Realzeitsysteme

• Antragsteller: Professor Dr.-Ing. Georg Färber
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 1997 bis 2004
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5373156

Im zweiten Förderungsabschnitt werden die Arbeiten zur Peripherieebene fortgesetzt, zusätzlich wird die ADES-Systemarchitektur vervollständigt. Durch die Entwicklung eines kostengünstigen und fehlersicheren Feldbusteilnehmers wird ein flexibles Abschaltkonzept ermöglicht. Darüber hinaus wird das Architekturkonzept des Systems um den verläßlichen Rechnerkern und das Konfigurationsmanagement erweitert. Die Ziele des Erstantrages wurden um die Aspekte 'globale Systemzeit' und 'Applikationsmodell' erweitert. Das spezifizierte Systemmodell und die realisierte Prototypplattform werden abschließend durch Applikationsbeispiele validiert.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1040: Entwurf und Entwurfsmethodik eingebetteter Systeme